Fully Differential 与 CMFB(全差分与共模反馈)

一句话定位

Fully Differential 是输出维度而不是拓扑维度:Telescopic、Folded、Two-stage 都可以全差分,换来一倍差分摆幅、偶次谐波抵消与共模抑制;代价是输出共模点不固定,必须加 CMFB 环路,而 CMFB 是第二条必须单独验证的反馈环路。

何时选它 / 何时放弃

  • ✅ ADC/DAC/SC filter 等全差分信号链:信号本来就是双端表示
  • ✅ 需要大差分摆幅或高线性度(偶次失真抵消)
  • ✅ 强共模干扰环境(电源、衬底、地弹噪声大)
  • ❌ 单端输出即可、面积与复杂度紧张:CMFB 网络与误差放大器都是额外开销
  • ❌ 无法保证 layout 严格对称:偶次抵消与共模抑制全部退化
  • ❌ 设计周期紧且没有 CM 环路验证习惯:CMFB 是隐藏振荡源

电路结构

图 A020029:全差分 two-stage + 双侧 Rz+CC Miller 补偿,输出上拉支路由 Vcmfb 控制,明确包含输出共模反馈(ADT 原始图,识别见 ADT SVG 图索引)。

信号路径一句话:差分信号走两级对称增益路径,第一级输出经双侧 CC+Rz 补偿到第二级;输出 Vout+/Vout− 的共模由 Vcmfb 驱动的上拉支路钉住——CMFB 环路与差分环路并行存在,互不干涉(理想情况下)。

变体速览

变体 图号 一句话区别
Telescopic 全差分 A010011/A010012 NMOS/PMOS 输入互补对,输出两侧保持独立
Simple 全差分 A010014/A010015 差分对 + 电流源负载直接出 Vout±,不用镜像合并
≈Class-AB 全差分 A010030/A010031 上下 IF 浮动电流支路,VB1/VB2 推挽偏置
Current-mirror 全差分 A020003/A020004 差分电流经上下电流镜,Vcmfb 控制公共尾支路
Two-stage 双侧 Rz+CC A020027/A020028 左右独立第二级,各用一套 Rz+CC 补偿

核心设计公式(设计时直接查)

记号约定:Vout,CM=(Vout++Vout−)/2;Acm,loop 为 CMFB 环路直流环路增益;VCM,ref 为共模参考;vd 为差分输入。

指标 公式 说明
输出共模误差 Vout,CM≈VCM,refAcm,loop 共模由环路强制收敛,Acm,loop 越高越贴近参考;误差与 CM 环路增益成反比
差分信号摆幅 单侧 ±Vswing → 差分 ±2Vswing 同噪声下 SNR +6 dB——全差分的最大收益
偶次失真抵消 Vout,d=a1vd+a34vd3+⋯(a2 项相消) 前提是两侧严格对称;layout 不对称则抵消退化
CMFB 感测方式 电阻平均 / 有源平均 / 开关电容(SC) SC 应用用 SC-CMFB 与采样时钟同步;连续时间用电阻或源极跟随器平均
CM 环路稳定性 与主差模环路同等要求:环路增益、带宽、相位裕度、settling CM 环路带宽与差分环接近时互相耦合,必须单独 STB
共模扰动抑制 共模噪声以相同量出现在两侧,差分输出当共模项拒绝 对电源/衬底噪声天然抑制;但 VCM,ref 的噪声经 CMFB 进入输出

设计流程:从规格到 W/L

  1. 先定输出共模与 CMFB 类型:SC 应用用 SC-CMFB(与采样时钟同步);连续时间用电阻/有源平均 + 误差放大器;
  2. 主差分路径照常设计:增益、GBW、补偿先按单端分析做(流程见 01-Simple OTA / 01-Classical Miller);
  3. CMFB 感测网络选型与加载核算:感测电阻/电容会加载输出节点,压低输出电阻与带宽——按允许的加载量定感测网络阻抗;
  4. CMFB 误差放大器设计:小型化,增益与带宽按 CM 环路需要;输出接回 Vcmfb 控制的电流源栅极;
  5. 单独验证 CM 环路:断开 CMFB 检测点做 CM loop 的 STB(环路增益、PM、settling),不能只看差分环路;
  6. 全角 + 对称性检查:CM 与 DM 环路耦合扫描;layout 两侧严格对称。
设计速算示例

规格:全差分 two-stage、输出共模 0.9 V、要求 Vout,CM 误差 < 5 mV、SC 环境

  1. Acm,loop≥0.9V/5mV=180(≈45dB)才够——CMFB 误差放大器要有足够 DC 增益,不能随手拿源极跟随器;
  2. SC 环境:感测电容在复位相采样 Vout,CM、放大相保持,取值要与 CL 和注入噪声权衡;
  3. CM 环路带宽别太高(避免与差分环耦合),也别太低(SC 相位内要建立完成),按 SC 时钟预算分配。

注意事项 / 常见坑

  1. CMFB 环路是隐藏稳定性风险:差分环路 STB 通过 ≠ 系统稳定;CM 环路可能振荡或 settling 拖尾,而差分仿真完全看不出来——CM loop 必须单独断开、单独验证。
  2. 感测网络加载输出:电阻平均网络直接拉低输出电阻、引入寄生极点,影响差分增益与带宽;感测电容参与电荷分享,精度与速度都受影响。
  3. 偶次抵消建立在对称上:任何不对称(失配、layout、寄生)都让 a2 项残留;CMFB 网络自身的不对称也漏进差分路径。
  4. VCM,ref 噪声与漂移直接进输出:共模参考不干净,CMFB 把它的噪声与漂移复制到输出共模,再经共模–差模耦合漏进信号。
  5. 两级全差分的 CMFB 位置:第一级与第二级输出共模都要管(或做输出级 CMFB),漏管一级就出现共模漂移。
  6. CM 与 DM 环路耦合:两条环路带宽接近时互相牵制,仿真要同时看差分阶跃与共模阶跃响应。
  7. SC-CMFB 的时序:感测电容的采样/保持相位要与主 SC 时钟对准,错相会在开关切换瞬间注入共模扰动。

优点 / 缺点

优点 缺点
差分摆幅 ×2,同噪声下 SNR +6 dB 输出共模不固定,必须加 CMFB 环路
偶次谐波抵消,线性度更好 CMFB 网络 + 误差放大器占面积功耗、增设计量
共模噪声/串扰被差分输出拒绝 CM 环路是第二条必须单独验证的环路
与 ADC/DAC/SC 信号链天然契合 感测网络加载输出,伤差分增益与带宽
补偿网络也享受对称性(双侧 CC+Rz) 匹配要求极高,layout 不对称优点全打折扣

与邻近结构对比

对比项 单端输出 全差分 + CMFB
输出节点 1 个 Vout+/Vout− 两个互补节点
差分摆幅 单侧限制 双端,2Vswing
偶次失真 保留 对称下抵消
共模扰动 直接进输出 差分输出拒绝
反馈环路 1 条 2 条(差分 + 共模)

相关笔记